Erciyes University - Info Package

Dersin Adı	Dersin Seviyesi	Dersin Kodu	Dersin Tipi	Dersin Dönemi	Yerel Kredi	AKTS Kredisi	Ders Bilgileri
KOMPLEKS SAYISAL SİSTEMLERİN TASARIMI VE GERÇEKLEMESİ	İkinci Düzey	EEM 533	Seçmeli	1	7.50	7.50	Yazdır

Dersin Tanımı

Ön Koşul Dersleri	Yok
Eğitimin Dili	Türkçe
Koordinatör
Dersi Veren Öğretim Eleman(lar)ı	YRD.DOÇ. DR. AHMET TURAN ÖZDEMİR
Yardımcı Öğretim Eleman(lar)ı	Yok
Dersin Veriliş Şekli	Yüz yüze
Dersin Amacı	Bu ders öğrencinin, sayısal tasarım, sıralı ve kombinasyonel yapılar, sonlu-durum makineleri, FPGA ve CPLD yapıları, test ve gereçekleme gibi karmaşık sayısal sistem tasarımı hususlarında bilgi sahibi olmasını amaçlamaktadır. Bu ders öğrencilerin tasarımdaki karmaşayı azaltmak amacı ile doğru notasyon ve mimamarileri nasıl seçeceğini ve modüler tasarımlar oluşturmak için temel CAD ve EDA araçlarını nasıl kullanacağını öğretmektedir.
Dersin Tanımı	Sayısal tasarımın temelleri. Sıralı ve kombinasyonel yapılar. Temel FPGA/CPLD tasarım paramaterelerin anlaşılması. (Kapı sayısı, hız, enerji tüketimi gibi) VHDL ile sayısal tasarım. Davranışsal ve yapısal programlama yöntemleri. Farklı fonksiyonel blokların birleştirilmesi. Tasarımda aritmetik işlem birimlerinin kullanımı. Sayısal tasarımda analog devre elemanlarını kullanmak. Sentez, simülayon ve test işlemleri. Programlama ve devre gerçeklemeleri. Uygulamalı örnekler.

Dersin İçeriği

1	Karmaşık sayısal tasarıma giriş
2	FPGA/CPLD temel parametreleri
3	VHDL kodlama giriş
4	VHDL sentez editörü giriş
5	Kombinasyonel ve sıralı yapılar
6	VHDL ile kombinasyonel ve sıralı yapılar oluşturmak
7	Lab 1 Simulasyon ve test
8	Sonlu durum makineleri
9	Aritmetik işlem birimleri
10	Analog işlem birimleri
11	Farklı modüllerin birleştirilmesi
12	Lab 2 Donanım gerçekleme
13	Lab 3 Tasarım doğrulama
14	Ödev sunum
15
16
17
18
19
20

Dersin Öğrenme Çıktıları

1	Modern elektronik tasarım tekniklerinin karmaşık sistem tasarımlarında kullanılabilmesi.
2	Donanım tanımlama dillerini projelerde kullanmak
3	HDL tasarımları simule etmek
4	Kod doğrulaması
5	Kod implementasyonu
6	Tasarım test faaliyetleri
7
8
9
10

*Dersin Program Yeterliliklerine Katkı Seviyesi

1	Elektrik-elektronik mühendisliği alanında bilimsel araştırma yaparak bilgiye derinlemesine ulaşabilme, bilgiyi değerlendirme, yorumlama ve uygulama becerisine sahip olur.
2	Sınırlı verileri kullanarak bilimsel yöntemlerle aynı veya farklı disiplinlere ait bilgileri bütünleştirebilme becerisine sahip olur.
3	Mühendislik problemlerini tanımlayabilme, çözüm yöntemi geliştirme ve çözümlerde yenilikçi yöntemler uygulama ve geliştirebilme becerisine sahip olur.
4	Analitik, modelleme ve deneysel esaslı süreçleri tasarlama ve uygulama becerisi kazanır ve bu süreçte karşılaşılan karmaşık durumları analiz etme ve yorumlama becerisine sahip olur.
5	Mesleğinin yeni ve gelişmekte olan uygulamaları hakkında bilgi sahibi olur ve gerektiğinde bunları kullanma becerisi kazanır.
6	Verilerin toplanması ve yorumlanması aşamalarında ve mesleki tüm etkinliklerde toplumsal, bilimsel ve etik değerleri gözetir.
7	Çalışmalarını ulusal ve uluslararası ortamlarda yazılı ya da sözlü olarak aktarabilme becerisine sahip olur.
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
Yıldızların sayısı 1’den (en az) 5’e (en fazla) kadar katkı seviyesini ifade eder

Planlanan Öğretim Faaliyetleri, Öğretme Metodları ve AKTS İş Yükü

	Sayısı	Süresi (saat)	Sayı*Süre (saat)
Yüz yüze eğitim	10	3	30
Sınıf dışı ders çalışma süresi (ön çalışma, pekiştirme)	14	2	28
Ödevler	5	10	50
Sunum / Seminer hazırlama	2	3	6
Kısa sınavlar	0	0	0
Ara sınavlara hazırlık	1	16	16
Ara sınavlar	1	2	2
Proje (Yarıyıl ödevi)	0	0	0
Laboratuvar	4	3	12
Arazi çalışması	0	0	0
Yarıyıl sonu sınavına hazırlık	1	40	40
Yarıyıl sonu sınavı	1	2	2
Araştırma	0	0	0
Toplam iş yükü			186
AKTS			7.50

Değerlendirme yöntemleri ve kriterler

Yarıyıl içi değerlendirme	Sayısı	Katkı Yüzdesi
Ara sınav	1	50
Kısa sınav	0	0
Ödev	1	50
Yarıyıl içi toplam		100
Yarıyıl içi değerlendirmelerin başarıya katkı oranı		40
Yarıyıl sonu sınavının başarıya katkı oranı		60
Genel toplam		100

Önerilen Veya Zorunlu Okuma Materyalleri

Ders kitabı	Circuit design with VHDL, Volnei A. Pedroni, MIT Press, 2004
Yardımcı Kaynaklar	VHDL for logic sythesis, Andrew Rushton, Wiley, 1998 VHDL design presentation adn synthesis, Prentice Hall, 2000

Ders İle İlgili Dosyalar