Erciyes University - Info Package

Dersin Adı	Dersin Seviyesi	Dersin Kodu	Dersin Tipi	Dersin Dönemi	Yerel Kredi	AKTS Kredisi	Ders Bilgileri
FPGA İLE DONANIM TASARIMI	İkinci Düzey	EEM 556	Seçmeli	2	7.50	7.50	Yazdır

Dersin Tanımı

Ön Koşul Dersleri	Yok
Eğitimin Dili	Türkçe
Koordinatör
Dersi Veren Öğretim Eleman(lar)ı	YRD.DOÇ. DR. AHMET TURAN ÖZDEMİR
Yardımcı Öğretim Eleman(lar)ı	Yok
Dersin Veriliş Şekli	Yüz yüze
Dersin Amacı	Bu dersin amacı sayısal tasarımda kullanılan FPGA yongalarının sadece simülasyon veya uygulama bordu ile sınırlanmadan özel tasarımlarda da kullanımını sağlamaktır. FPGA yongalarının donanım özellikleri irdelenerek PCB tasarım gereksinimleri ortaya konulacaktır. Bu sayede ileri teknoloji FPGA yongalarının daha uygun maliyetler ile akademik veya ticari projelerde etkin kullanımı sağlanacaktır.
Dersin Tanımı	FPGA teknolojisini probleme özel çözümler sunmak için kendi tasarımlarında donanımsal olarak kullanmak isteyen öğrencilerin faydalanabileceği bir eğitim müfredatına sahiptir. Donanım ve yazılım bileşenlerinin bir PCB üzerinde bir amaca hizmet eder şekilde nasıl birleştirilebileceği, kullanılan gereçler ve kurallar bu ders ile birlikte öğrenciye aktarılmaya çalışılacaktır.

Dersin İçeriği

1	Elektronik devre tasarımı, analog ve sayısal devre bileşenleri
2	Blok diyagram, şematik ve HDL tasarımlar.
3	Tasarım ve simülasyon ortamları, Analog ve sayısal devre simulasyonları
4	FPGA yongaları üzerinde sayısal devre tasarımı
5	Baskılı devre kartı (PCB) tasarım ve üretim sürçlerinde CAD tasarım editörlerinin kullanımı
6	PCB tasarımında FPGA yongalarının kullanımı
7	Lab 1 Örnek tasarım ve simülasyon
8	Uygulamaya özel PCB tasarımı
9	Lab 2 Örnek PCB tasrarımı
10	PCB üretim ve tasarım dosyaları, PCB üretim, stencil, dizgi ve prototipleme süreçleri
11	Lab 3 Dosyaların üretilmesi uygulaması
12	JTAG üzerinden donanımların uyarlanması
13	Lab 4 JTAG uygulama örneği
14	Ödev sunumu
15
16
17
18
19
20

Dersin Öğrenme Çıktıları

1	Elektronik devre tasarımı.
2	Analog ve sayısal devre bileşenleri.
3	Blok diyagram, şematik ve HDL tasarımlar.
4	Analog ve sayısal devre simulasyonları.
5	Tasarım ve simülasyon ortamları.
6	FPGA yongaları üzerinde sayısal devre tasarımı.
7	Baskılı devre kartı (PCB) tasarım ve üretim sürçlerinde CAD tasarım editörlerinin kullanımı.
8	PCB tasarımında FPGA yongalarının kullanımı.
9	PCB üretim, stencil, dizgi ve prototipleme süreçleri.
10	JTAG üzerinden donanımların uyarlanması.

*Dersin Program Yeterliliklerine Katkı Seviyesi

1	Elektrik-elektronik mühendisliği alanında bilimsel araştırma yaparak bilgiye derinlemesine ulaşabilme, bilgiyi değerlendirme, yorumlama ve uygulama becerisine sahip olur.
2	Sınırlı verileri kullanarak bilimsel yöntemlerle aynı veya farklı disiplinlere ait bilgileri bütünleştirebilme becerisine sahip olur.
3	Mühendislik problemlerini tanımlayabilme, çözüm yöntemi geliştirme ve çözümlerde yenilikçi yöntemler uygulama ve geliştirebilme becerisine sahip olur.
4	Analitik, modelleme ve deneysel esaslı süreçleri tasarlama ve uygulama becerisi kazanır ve bu süreçte karşılaşılan karmaşık durumları analiz etme ve yorumlama becerisine sahip olur.
5	Mesleğinin yeni ve gelişmekte olan uygulamaları hakkında bilgi sahibi olur ve gerektiğinde bunları kullanma becerisi kazanır.
6	Verilerin toplanması ve yorumlanması aşamalarında ve mesleki tüm etkinliklerde toplumsal, bilimsel ve etik değerleri gözetir.
7	Çalışmalarını ulusal ve uluslararası ortamlarda yazılı ya da sözlü olarak aktarabilme becerisine sahip olur.
8
9
10
11
12
13
14
15
16
17
18
19
20
21
22
23
24
25
26
27
28
29
30
31
32
33
34
35
36
37
38
39
40
41
42
43
44
45
Yıldızların sayısı 1’den (en az) 5’e (en fazla) kadar katkı seviyesini ifade eder

Planlanan Öğretim Faaliyetleri, Öğretme Metodları ve AKTS İş Yükü

	Sayısı	Süresi (saat)	Sayı*Süre (saat)
Yüz yüze eğitim	10	3	30
Sınıf dışı ders çalışma süresi (ön çalışma, pekiştirme)	14	2	28
Ödevler	5	10	50
Sunum / Seminer hazırlama	2	3	6
Kısa sınavlar	0	0	0
Ara sınavlara hazırlık	1	16	16
Ara sınavlar	1	2	2
Proje (Yarıyıl ödevi)	0	0	0
Laboratuvar	4	3	12
Arazi çalışması	0	0	0
Yarıyıl sonu sınavına hazırlık	1	40	40
Yarıyıl sonu sınavı	1	2	2
Araştırma	0	0	0
Toplam iş yükü			186
AKTS			7.50

Değerlendirme yöntemleri ve kriterler

Yarıyıl içi değerlendirme	Sayısı	Katkı Yüzdesi
Ara sınav	1	50
Kısa sınav	0	0
Ödev	1	50
Yarıyıl içi toplam		100
Yarıyıl içi değerlendirmelerin başarıya katkı oranı		0
Yarıyıl sonu sınavının başarıya katkı oranı		0
Genel toplam		0

Önerilen Veya Zorunlu Okuma Materyalleri

Ders kitabı	VHDL for logic sythesis, Andrew Rushton, Wiley, 1998 VHDL design presentation and synthesis, Prentice Hall, 2000
Yardımcı Kaynaklar	Circuit design with VHDL, Volnei A. Pedroni, MIT Press, 2004

Ders İle İlgili Dosyalar